Architektura R2R (lub inaczej R-2R) to typ drabinki rezystorowej stosowany w układach do konwersji cyfrowo-analogowej. Konstrukcję tego typu można znaleźć zarówno w wielu klasycznych, scalonych przetwornikach wielobitowych (przykładowo Analog Devices AD1865, Burr Brown PCM63P) jak też w postaci układów zbudowanych z dyskretnych rezystorów (przykładowo firm takich jak FiiO, Soekris).

Zgodnie z nazwą, w drabince wykorzystywane są tylko dwie wartości rezystorów o proporcji rezystancji 2:1. Kolejne gałęzie drabinki odpowiadają kolejnym bitom od najstarszego (MSB) do najmłodszego (LSB). Przykładowo w przetworniku 16-bitowym mamy 16 gałęzi drabinki. Przy generacji próbki, jeżeli dany bit ma wartość 1 odpowiadająca mu gałąź jest łączona ze źródłem wzorcowym, a jeżeli bit ma wartość 0 gałąź pozostaje połączona z masą. Na wyjściu sygnały ze wszystkich aktywnych gałęzi są sumowane.

Dokładność konwersji układu z drabinką R2R jest zależna od dokładności zastosowanych rezystorów. Każde odchylenie wartości rezystora od wartości teoretycznej jest źródłem błędu. Dopuszczalne tolerancje są tym mniejsze im większa jest rozdzielczość przetwornika. W przetwornikach stosowanych w sprzęcie hi-fi narzuca to wysokie wymagania dotyczące dokładności rezystorów. W układach scalonych stosowano w procesie produkcji technikę laserowej kalibracji (laser trimming) wartości rezystorów, a w układach drabinek dyskretnych rezystory o odpowiednio wysokiej precyzji. Potrzebna jest też wysoka stabilność temperaturowa rezystorów. Dla poprawy dokładności konwersji można zastosować segmentację, gdzie osobne drabinki obsługują różne zakresy bitów.

W podstawowej wersji przetwornika R2R istotnym źródłem zniekształceń jest także przejście przez zero, gdzie drabinka przechodzi od stanu gdzie wszystkie bity oprócz najstarszego mają wartość 1 a najstarszy bit wartość 0, do kolejnego stanu gdzie najstarszy bit ma wartość 1 a pozostałe wartość 0. Przy takim przejściu bardzo prawdopodobne jest, że błąd wartości najstarszego bitu jest różny od sumy błędów wszystkich mniej znaczących bitów.

Aby zniwelować błąd przejścia przez zero można zastosować architekturę gdzie pracują dwie drabinki, jedna dla dodatniej, a druga dla ujemnej części sygnału.